新品速递 | 赛思156.25MHz超低抖动差分晶振，赋能高速互联多赛道

随着AI算力集群的极速扩容、800G/1.6T光模块的批量商用、CPO（共封装光学）技术的落地，以及5G-A组网的全域提速，硬件系统的数据传输速率已全面迈入超高速时代。

在这个时代，高速硬件早已告别了“有频率就行”的粗放阶段。传统单端CMOS晶振由于抖动大、抗干扰能力弱，在10Gbps以上的SerDes、PAM4高速链路中极易引发眼图恶化、链路重训、丢包误码等问题。差分输出+飞秒级（fs）超低抖动晶振，已然成为新一代高速设备的核心准入门槛。

针对行业普遍时序痛点，赛思全新一代超低抖动差分晶振（DXO）正式发布，以国产化高可靠时序方案，全面适配光通信、AI算力服务器、移动通信等多赛道场景。

赛思差分晶振

重磅上新：赛思差分晶振新品系列正式发布

赛思全新推出超低抖动系列差分晶振，围绕高速数据传输、复杂电磁环境、宽温工业应用和高精度时钟同步等场景需求进行优化，以差分输出结构、低抖动特性和稳定频率输出能力，为400G /800G/1.6T光模块、下一代AI算力高速互联，提供国产化高可靠时钟器件方案。

Part 02

全场景适配：适配高速互联六大场景

不止于光模块，该系列新品精准适配高速互联六大核心场景，解决各领域时序难题：

1. 高速光模块（400G/800G/1.6T等）：模块内部DSP、CDR、TIA、激光驱动器等核心器件共用一颗晶振作为基准时钟。由于PAM4眼图裕量极小，参考时钟抖动稍大就会导致CDR误码率恶化。赛思DXO系列156.25MHz 典型相位抖动低至 44fs，频率覆盖 25MHz‑625MHz，能够确保眼图张开度不被晶振拖后腿。

2. AI 服务器/GPU 集群：高密度板上GPU、NVLink、PCIe 6.0并存，电源噪声强，时钟树需要混合三种差分电平，选型与布板难度高。赛思DXO系列提供 LVPECL/LVDS/HCSL三种差分电平、1.8V/2.5V/3.3V 三档供电多种选型，单颗器件为固定电平电压，选配不同料号即可覆盖整板时钟树设计需求，省BOM、省面积、省滤波。

3. 数据中心交换机/路由线卡：数据中心强制风冷热区温度可达85℃以上，且光口密度翻倍，时钟器件既要扛高温又要塞进毫米级缝隙。赛思超低抖动DXO温度范围可扩展至-40~+125℃，同时2520 微型封装仍保持44fs超低抖动，适配 QSFP-DD/OSFP 前端和交换机 ASIC 周边布局。

4. 5G-A/6G 基站：户外基站通常要求设备在125℃高温环境不宕机。且当前高频差分晶振海外管制，无线前传122.88/156.25 MHz频点受限。赛思DXO能够提供-40~+125℃宽温支持与自主可控的供货保障，可缓解基站供应链焦虑。

5.工业高速采集：工业现场电机、开关电源存在强电磁干扰，且工业侧ADC/DAC采样对时钟边沿质量敏感，时钟抖动会直接转化为采样误差。赛思DXO差分信号能够有效抑制共模干扰，飞秒级超低抖动能为高速数据采集卡提供纯净采样时钟，减少采样失真，保障采集数据真实可靠。

6.PCIe设备接口/企业级SSD：PCIe 4.0/5.0/6.0、CXL 与企业 SSD 控制器对 REFCLK 抖动极敏感，超标即引发重训练、吞吐下降等问题。赛思DXO系列产品支持HCSL差分输出，可直连PCIe 5.0/6.0、CXL等高速接口的参考时钟输入，降低接口重传概率，提升存储设备吞吐与长期运行可靠性。

打通算力网络底层时序，加速高级器件国产落地

过去，156.25MHz及以上低抖动差分晶振多由海外料号占据，交期长、合规变量大，是很多硬件团队的心病。尤其随着海外对高频时钟器件出口管制趋严，高级晶振的供应链安全已成为行业共同关注的焦点。

依托赛思40000㎡自营晶振产线，赛思新一代超低抖动差分晶振新品，打通「器件设计 → 晶片选型 → 工艺调校 → 可靠性验证」全流程，关键指标对标国际同类产品，且实现量产供货，可缓解高级元器件供货压力。

赛思部分晶振产线

除本次发布DXO系列之外，赛思多款不同规格差分晶振也将进入量产阶段，覆盖更多频率、封装与工况需求，为高速互联硬件提供更多国产化选型，后续新品动态敬请持续关注。