赛思时钟缓冲器芯片
时钟缓冲器芯片时钟芯片是一种基于PLL的时钟发生器,采用ADPLL(全数字锁相环)技术,以实现的高频低相噪性能,并具备低功耗和高PSNR能力,可实现小于0.3ps RMS的相位抖动性能。
- 01
更新日期
2024-10-10 - 02
厂商性质
生产厂家 - 03
浏览量
943
更新日期
2024-10-10厂商性质
生产厂家浏览量
943更新日期
2024-06-06厂商性质
生产厂家浏览量
800更新日期
2024-06-06厂商性质
生产厂家浏览量
630更新日期
2024-10-10厂商性质
生产厂家浏览量
838更新日期
2024-10-10厂商性质
生产厂家浏览量
988更新日期
2024-10-10厂商性质
生产厂家浏览量
946关于我们
公司简介产品展示
赛思单通道国产智能语音芯片ic 赛思高保持小型时钟模块 赛思铷原子钟 赛思CPT原子钟 赛思芯片原子钟服务与支持
技术文章新闻中心联系我们
联系方式在线留言版权所有 © 2024 浙江赛思电子科技有限公司 备案号:浙ICP备13009760号-6
技术支持:智能制造网 管理登陆 sitemap.xml