产品中心/ PRODUCTS CENTER

我的位置:首页  >  产品中心  >    >  时钟芯片  >  低抖动时钟发生器

低抖动时钟发生器

描述:低抖动时钟发生器是一款基于PLL的、适用于5G基站应用的时钟发生器。采用数字锁相环技术,以实现更好的高频低相噪性能,具有低功耗和高PSRR能力。采用ADPLL技术,管脚兼容843N571,可以实现<0.3ps RMS的相位抖动性能。

  • 产品型号:赛思
  • 厂商性质:生产厂家
  • 更新时间:2024-04-11
  • 访问量:481
产品详情/ PRODUCT DETAIL

标题:低抖动时钟发生器

产品概述

低抖动时钟发生器 高精度时钟芯片一种基于PLL的时钟发生器采用ADPLL全数字锁相环技术,以实现的高频低相噪性能,并具备低功耗和高PSNR能力可实现小于0.3ps RMS的相位抖动性能。

低抖动时钟发生器 高精度时钟芯片输出差分100MHz,125MHz,156.25MHz和单端33.33MHz CPU时钟,同时输出6路25MHz缓冲参考时钟。

Ø 主要特性

l 7路单端LVCMOS输出,输出阻抗为30Ω;

l 3对LVPECL输出

-- 1路差分LVPECL输出对(QA,nQA)的输出频率为156.25 MHz

-- 2路可选的差分LVPECL输出对(QB,nQB和QC,nQC)的输出频率为100 MHz和125 MHz

l 1路单端LVCMOS输出(QD)的频率为33.33MHz CPU时钟

l 可选外部晶体或单端输入源

l 晶体振荡器接口用于25MHz晶体

l DCO频率:2.5GHz

l 125MHz下的RMS相位抖动,使用25MHz晶体(12kHz~20MHz):0.188ps(典型值)

l 电源噪声抑制PSNR:-70dB

l +3.3 V电源电压

l -40°C至85°C环境工作温度

l 无铅(RoHS 6)封装

l 40引脚VFQFN封装6.0 × 6.0 × 0.85mm


Ø 应用场景

l 无线基站

l 以太网线卡,交换机和路由器

l SCSI,SATA,and PCI-express

l 低抖动,低相噪时钟发生器



 

 
留言询价/ MESSAGE INQUIRY

留言框

  • 产品:

  • 您的单位:

  • 您的姓名:

  • 联系电话:

  • 常用邮箱:

  • 省份:

  • 详细地址:

  • 补充说明:

  • 验证码:

    请输入计算结果(填写阿拉伯数字),如:三加四=7

电话:TEL(来电请告知来自智能制造网)

15347823393

地址:ADDRESS

浙江省嘉兴市南湖区顺泽路1376号

关注公众号